2023年度 コンピュータアーキテクチャI 学年末試験

学籍番号：＿＿＿＿＿＿＿＿　氏名：＿＿＿＿＿＿＿＿＿＿　点数：＿＿＿＿＿＿

1. 以下の空欄に当てはまる単語や数値を表2から番号を選び，表1の回答欄に答えよ．
   - 前のステージの処理が次のステージの処理に影響するのを防ぐため，各ステージの間に__(1)__をおく．
   - 本来の処理では存在しなかった余計な時間を__(2)__という．
   - 命令__(3)__とは命令の位置を最適化し__(4)__関係のある命令を極力離した位置に置くことをいう．これは__(5)__が行う．
   - 最上位の記憶階層にある高速小容量メモリを__(6)__という．よく使う命令や__(7)__を格納する．__(8)__では__(6)__を利用する．
   - __(9)__の__(10)__を避けるため命令用とデータ用の__(6)__は別に設ける．
   - ダイレクトマップ形キャッシュの読み込みは，まず__(11)__により__(12)__と__(13)__を読み出す．次に__(13)__がアドレスの__(13)__と一致するか確認する．
   - 仮想記憶のデータ移動の単位を__(14)__という．また，仮想アドレスと物理アドレスの対応表は__(15)__という．
   - バスは__(16)__に動作している．装置がバスの利用時はバスの使用権を獲得する．このために__(17)__を設ける．
   - CPUが定期的に周辺装置を見回りし入出力要求の存在を確認する方法を__(18)__という．
   - __(19)__とはデータ転送専用のハードウェアである．
   - 通常のプログラムにない処理が必要な状態を__(20)__という．

表1

(1)	(2)	(3)	(4)	(5)
(6)	(7)	(8)	(9)	(10)
(11)	(12)	(13)	(14)	(15)
(16)	(17)	(18)	(19)	(20)

表2

1	DMA	2	局所性	3	調和	4	ポーリング
5	RAM	6	コンパイラ	7	データ	8	命令
9	アービター	10	スケジューリング	11	パイプライン	12	メモリ
13	依存	14	ステージ	15	パイプラインレジスタ	16	メモリアクセス
17	インデックス	18	ストール	19	バス	20	例外
21	オーバーヘッド	22	スループット	23	プログラム	24	例外処理
25	キャッシュ	26	存在	27	ページ	28	割り込み
29	キャッシュアクセス	30	タグ	31	ページテーブル	32	競合
33	キャッシュライン	34	タブ	35	ページフォールト	36	排他的

2. 図1に示す回路でパイプラインを実行する．図2のプログラム(2)～(4)のプログラムについてステージF・D・E・Wがどこで実行されるか図3に埋めよ．ここでは各ステージの実行時間は一定とする．
※ F：命令フェッチ， D：命令フェッチ， E：演算実行， W：結果の格納
※ 使用する命令のリストは表3に記載



図1

(1)		j addr1
(2)	addr1:	add r1, r2, r3
(3)		muli r4, r1,24
(4)		beq r6, r7, dpl
		⋮

図2

(1)	F	D	E	W									
(2)													
(3)													
(4)													
		⋮											

t

図3

表3 命令リスト

命令	意味	動作
add rd, rs, rt	整数加算	rd = rs + rt
muli rt, rs, n	即値整数乗算	rt = rs×n // nは定数
beq rs, rt, dpl	Br. on eq.	rs = rtならばpc ← (pc) + 4 + dpl
j addr	Jump	pc ← addr

3. 入力装置，および出力装置をそれぞれ3個ずつ挙げ，表4に埋めよ．

表4

入力装置	
出力装置	

4. キャッシュに二次キャッシュがある場合を考える．構成は以下の通りである．

CPU ⇄ 一次キャッシュ ⇄ 二次キャッシュ ⇄ メモリ

表5の事例に対して，ラインが一次キャッシュにある場合は一次キャッシュのみアクセス，一次キャッシュになく二次キャッシュにある場合は二次キャッシュへアクセス，どちらにもない場合はメモリへアクセスする．命令のうちロード/ストア命令は20%，ミス率とミスペナルティが表5の値だった場合のキャッシュミス0の場合と比較して実行時間相対値を調べよ．

表5

事例	一次キャッシュ ミス率	一次キャッシュ ミスペナルティ	二次キャッシュ ミス率	二次キャッシュ ミスペナルティ	実行時間 相対値
1	0	–	–	–	1
2	0.01	20	0	–	
3	0.01	20	0.005	100	
4	0.02	20	0.005	100	
5	0.02	20	0.005	50	

5. 下記に示す2つのプロセッサP_1，P_2の速度の比較せよ．ここで，命令数nは$n \gg 1$とする．

- P_1：4ステージ，各ステージの処理時間T，ストールなし
- P_2：6ステージ，各ステージの処理時間$T/3$，ストールなし

回答：P_2はP_1に比べ_____倍速い

6. 図4に示すようなシンプルなページテーブルを考える．仮想アドレスが16 bit，ページサイズが16 B，ページテーブルのエントリが2 Bの仮想記憶とする．以下の設問に答えよ．
※ $K = 2^{10} = 1024$とする

(1) 仮想空間の大きさ（単位：KB）

(2) 仮想ページアドレスのビット数

(3) ページ内オフセットのビット数

(4) 仮想アドレスが0x7AECのときの仮想ページアドレスの値

(5) 仮想アドレスが0x7AECのときのページ内オフセットの値

(1)	(2)	(3)	(4)	(5)



図4

2023年度 コンピュータアーキテクチャI 学年末試験 解答

学籍番号：＿＿＿＿＿＿＿＿ 氏名：＿＿＿＿＿＿＿＿＿＿ 点数：＿＿＿＿＿＿

1. 以下の空欄に当てはまる単語や数値を表2から番号を選び，表1の回答欄に答えよ．
   - 前のステージの処理が次のステージの処理に影響するのを防ぐため，各ステージの間に__(1)__をおく．
   - 本来の処理では存在しなかった余計な時間を__(2)__という．
   - 命令__(3)__とは命令の位置を最適化し__(4)__関係のある命令を極力離した位置に置くことをいう．これは__(5)__が行う．
   - 最上位の記憶階層にある高速小容量メモリを__(6)__という．よく使う命令や__(7)__を格納する．__(8)__では__(6)__を利用する．
   - __(9)__の__(10)__を避けるため命令用とデータ用の__(6)__は別に設ける．
   - ダイレクトマップ形キャッシュの読み込みは，まず__(11)__により__(12)__と__(13)__を読み出す．次に__(13)__がアドレスの__(13)__と一致するか確認する．
   - 仮想記憶のデータ移動の単位を__(14)__という．また，仮想アドレスと物理アドレスの対応表は__(15)__という．
   - バスは__(16)__に動作している．装置がバスの利用時はバスの使用権を獲得する．このために__(17)__を設ける．
   - CPUが定期的に周辺装置を見回りし入出力要求の存在を確認する方法を__(18)__という．
   - __(19)__とはデータ転送専用のハードウェアである．
   - 通常のプログラムにない処理が必要な状態を__(20)__という．

表1

(1)	15	(2)	21	(3)	10	(4)	13	(5)	6
(6)	25	(7)	7	(8)	11	(9)	29	(10)	32
(11)	17	(12)	33	(13)	30	(14)	27	(15)	31
(16)	36	(17)	9	(18)	4	(19)	1	(20)	30

表2

1	DMA	2	局所性	3	調和	4	ポーリング
5	RAM	6	コンパイラ	7	データ	8	命令
9	アービター	10	スケジューリング	11	パイプライン	12	メモリ
13	依存	14	ステージ	15	パイプラインレジスタ	16	メモリアクセス
17	インデックス	18	ストール	19	バス	20	例外
21	オーバーヘッド	22	スループット	23	プログラム	24	例外処理
25	キャッシュ	26	存在	27	ページ	28	割り込み
29	キャッシュアクセス	30	タグ	31	ページテーブル	32	競合
33	キャッシュライン	34	タブ	35	ページフォールト	36	排他的

2. 図1に示す回路でパイプラインを実行する．図2のプログラム(2)～(4)のプログラムについてステージF・D・E・Wがどこで実行されるか図3に埋めよ．ここでは各ステージの実行時間は一定とする．
※ F：命令フェッチ， D：命令フェッチ， E：演算実行， W：結果の格納
※ 使用する命令のリストは表3に記載



図1

(1)		j addr1
(2)	addr1:	add r1, r2, r3
(3)		muli r4, r1,24
(4)		beq r6, r7, dpl
		⋮

図2

(1)	F	D	E	W									
(2)					F	D	E	W					
(3)						F			D	E	W		
(4)									F	D	E	W	
		⋮											t

図3

表3 命令リスト

命令	意味	動作
add rd, rs, rt	整数加算	rd = rs + rt
muli rt, rs, n	即値整数乗算	rt = rs×n // nは定数
beq rs, rt, dpl	Br. on eq.	rs = rtならばpc ← (pc) + 4 + dpl
j addr	Jump	pc ← addr

3. 入力装置，および出力装置をそれぞれ3個ずつ挙げ，表4に埋めよ．

表4　※解答は例を挙げている

入力装置	キーボード
	マウス
	カメラ
出力装置	ディスプレイ
	スピーカー
	プリンター

4. キャッシュに二次キャッシュがある場合を考える．構成は以下の通りである．

CPU ⇄ 一次キャッシュ ⇄ 二次キャッシュ ⇄ メモリ

表5の事例に対して，ラインが一次キャッシュにある場合は一次キャッシュのみアクセス，一次キャッシュになく二次キャッシュにある場合は二次キャッシュへアクセス，どちらにもない場合はメモリへアクセスする．命令のうちロード/ストア命令は20%，ミス率とミスペナルティが表5の値だった場合のキャッシュミス0の場合と比較して実行時間相対値を調べよ．

表5

事例	一次キャッシュ ミス率	一次キャッシュ ミスペナルティ	二次キャッシュ ミス率	二次キャッシュ ミスペナルティ	実行時間 相対値
1	0	–	–	–	1
2	0.01	20	0	–	1.04
3	0.01	20	0.005	100	1.14
4	0.02	20	0.005	100	1.18
5	0.02	20	0.005	50	1.13

5. 下記に示す2つのプロセッサP_1，P_2の速度の比較せよ．ここで，命令数nは$n \gg 1$とする．

- P_1：4ステージ，各ステージの処理時間T，ストールなし
- P_2：6ステージ，各ステージの処理時間$T/3$，ストールなし

回答：P_2はP_1に比べ__3__倍速い

6. 図4に示すようなシンプルなページテーブルを考える．仮想アドレスが16 bit，ページサイズが16 B，ページテーブルのエントリが2 Bの仮想記憶とする．以下の設問に答えよ．
※ $K = 2^{10} = 1024$とする

(1) 仮想空間の大きさ（単位：KB）

(2) 仮想ページアドレスのビット数

(3) ページ内オフセットのビット数

(4) 仮想アドレスが0x7AECのときの仮想ページアドレスの値

(5) 仮想アドレスが0x7AECのときのページ内オフセットの値

(1) 64K	(2) 12	(3) 4	(4) 7AE	(5) C



図4